浏览原职位详情
- 职位介绍
- 职责描述： 1、 所负责IP的微架构定义、逻辑设计和实现； 2.、和验证工程师配合完成缺陷的定位和解决以及模块功能收敛； 3.、所负责模块的FPGA原型验证和定位； 4.、配合后端完成所设计IP的Timing收敛。 任职要求： 1、微电子、通信工程或电子信息工程专业博士以及以上学历，英语4级及以上。 2、较好的数字电路和Verilog HDL编程基础； 3、较强的逻辑思维和独立分析能力。
猎聘温馨提示：
- 1. 如您发现平台内招聘方存在以下违规行为的，请立即举报
-
- a. 扣押您的身份证件或者其他证件；
- b. 要求您提供担保人、担保金或者以其他名义向您收取财物（ 如培训费、体检费、资料费、置装费、押金等）；
- c. 强迫您入股或者向您集资；
- d. 以招聘名义牟取不正当利益；
- e. 发布虚假招聘广告信息；
- f. 存在其他损害您的合法权益的行为。
- 2. 如您应聘的岗位属于涉外劳务合作/海外岗位的，请务必核实招聘方对外劳务合作资质取得情况，同时注意自身资金安全，防范招聘欺诈。
- 了解更多安全防范知识>
猜你喜欢
郑女士
招聘渠道运营专员
黄先生
招聘专家
张先生
半导体芯片赛道高级招聘顾问
刘女士
人力资源主管
管女士
人力资源经理
刘先生
人力行政经理
张先生
半导体芯片赛道高级招聘顾问
1
2
3